### POWERED BY Dialog

#### SEMICONDUCTOR DEVICE

Publication Number: 61-230379 (JP 61230379 A), October 14, 1986

#### **Inventors:**

- BABA TOSHIO
- OGAWA MASAKI

#### **Applicants**

• NEC CORP (A Japanese Company or Corporation), JP (Japan)

**Application Number:** 60-072154 (JP 8572154), April 05, 1985

#### **International Class (IPC Edition 4):**

H01L-029/80

#### **JAPIO Class:**

• 42.2 (ELECTRONICS--- Solid State Components)

#### **JAPIO Keywords:**

• R095 (ELECTRONIC MATERIALS--- Semiconductor Mixed Crystals)

#### Abstract:

PURPOSE: To provide large mutual conductance, and to enable ultraspeed operation by controlling two-element electrons formed on the interface between a first semiconductor layer and a second semiconductor layer by holes injected onto the interface between the second semiconductor and a third semiconductor from a fourth semiconductor layer.

CONSTITUTION: A high-purity GaAs layer 2 in 1.mu.m thickness is grown on a semi-insulating GaAs substrate 1, and a high-purity AlAs layer 8 in 20 angstroms thickness, an N-Al (sub 0.4)Ga(sub 0.6)As layer 9 containing an Si impurity of 1X10(sup 18)cm(sup -3) and having 300 angstroms thickness and a P(sup +)-Al(sub 0.4)Ga(sub 0.6)As layer 10 containing a Be impurity of 3X10(sup 19)cm(sup -3) and having 100 angstroms thickness are grown. Al is evaporated and patterned to form a gate electrode 5, unnecessary P(sup +)-Al(sub 0.4)Ga(sub 0.6)As is removed while the gate electrode 5 is used as a mask, and a source 6 and a drain electrode 7 consisting of AuGe/Au are evaporated and alloyed, thus completing a transistor. Accordingly, a semiconductor device, the degree of integration thereof is easily improved and the whole system thereof can be operated at superspeed, is acquired. (From: *Patent Abstracts of Japan*, Section: E, Section No. 486, Vol. 11, No. 73, Pg. 123, March 05, 1987)

#### **JAPIO**

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 2016279

http://toolkit.dialog.com/intranet/cgi/present?STYLE=1360084482&PRESENT=DB 12/30/2004

# 拒絕引用S 0) P 080 4W 000 ⑩日本国特許庁(JP)

m 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-230379

@Int\_Cl.4

識別記号

庁内整理番号

@公開 昭和61年(1986)10月14日

H 01 L 29/80

7925-5F

審査請求 未請求 発明の数 1 (全5頁)

半導体装置 44発明の名称

> 願 昭60-72154 到特

昭60(1985)4月5日 23出

場 70発明者

寿 夫

正

毅

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

· 個発 明 者 Ш 日本電気株式会社

東京都港区芝5丁目33番1号

①出 顖 人 個代 理 弁理士 内 原

発明の名称

#### 特許請求の範囲

極低不純物濃度の第1の半導体層と、該第1の 半導体暦上に設けられて該第1の半導体層より電 子親和力が小さい第2の半導体層と、該第2の半 導体層上に設けられて第1の半導体層より電子親 和力が小さくかつ第2の半導体層より電子競和力 と禁止帯幅の和が小さくn型不純物を含有する第 3の半導体層と、該第3の半導体層上の一部に設け られ P 型不純物を高濃度に含有する第4の半導体 層と、該第4の半導体層上に設けられかつ該第4 の半導体描とオーミック接合を形成するゲート電 極と、該ゲート電極を挟んで第1の半導体層と第 2の半導体層との界面に存在するキャリアと、軍 気的コンタクトを形成する一対の電磁とを含むと とを特徴とする半導体装置。

発明の詳 細 な説 明

(産業上の利用分野)

本発明は高い相互コンダクタンスを有し髙速動 作が可能な半導体装置に関する。

#### (従来技術とその問題点)

高速動作が期待できる能動半導体装置として、 半導体へテロ界面の2次元電子を利用したPBT (Field Effect Transition )がある(例えば、 ジャパン・ジャーナル・オブ・アブライド・フィ ジックス ( Jpn. J. Appl. Phys. 19(1980 ) 1255))。とれは、電子親和力の異なる半導体 のヘテロ界面(例えば、Al<sub>x</sub>Ga<sub>1-x</sub>As / GaAs ) において、電子親和力の小さな半導体だけに不純 物をドーピングし、電子親和力の大きな半導体側 に2次元電子を生じさせ、との2次元電子の高い 移動度の利用を特長としている。しかし動作機構 からみると、このFETは絶縁膜の替りにワイド ギャップの半導体を用いた一種の MISFET (Metal Insulator Semiconductor FET )とみたせるため、 Si O MOSFET ( Metal Oxide Semiconductor

PET )と同様の利点および欠点を有している。 MIS型のFETは、プロセスがパイポーラトランジスタと比べて短く、プレーナ構造が作り易いことから高集積化が容易である。その反面、デバイスの負荷駆動能力を表す相互コンダクタンスが素子寸法の微細化と共に低下することから、高集積化に伴なり配級容量の増大および外部負荷の駆動による遅延が増大する。したがって、システム全体の速度を高めることは負荷駆動能力の高いパイポーラトランジスタほど容易ではない。

第3図は従来の2次元電子を利用したFET の 概略断面図である。第3図において、1は半絶録 性半導体の基板、2は不純物を極力少なくした第 1の半導体層、3はn型不純物を含有し第1の半 導体層2より電子親和力が小さい半導体からなる 電子供給層、4は第1の半導体層2と電子供給層 3との界面に形成される2次元電子ガス、5は電子供給層3とショット半接合を形成するゲート電 極、6は電子供給層3と合金化し2次元電子ガス 4と電気的コンタクトがとれているソース電板、

ゆくと、ゲート下の2次元電子ガスが減少してドレイン電流が減少し、逆にゲート電圧を正に大きくしてゆくと、ゲート下の2次元電子ガスが増加 してドレイン電流が増加する。

つまり、ドレイン電流はゲート電圧によりnーAlos Gaor As のキャパシタンスを通して 制御される。したがって、相互コンダクタンス(8m,ゲート電圧の変化に対するドレイン電流の変化分)は
MOSFE と同様の形で記述される。リニア領域では、

となる。とこで、 2 はゲート幅、 L はゲート長、
μnは 2 次元電子の移動度、 Ci は n ー Ado.s Gao.η
As の単位面積当りのキャパシタンス、 Vp はド
レイン電圧である。 8mを高める為には Z , μn,
Ci, Vp を大きくしLを小さくする必要がある
が、 μn はほぼ一定であり、また集積化を 考え
ると Z , L は共に小さくなり、 Vp も大きくでき
ないため、 Ci を大きくすることが要求される。 Ci
を大きくすることは n ー Ado.s Gao.η As の厚さを
輝くすることに対応するが、次の理由によりこの

7は6と同様のドレイン電極である。

第4図は第3図に示すFETのゲート電極下のバンド構造を示す図である。第4図において、第3 図と同じ番号のものは同一機能を昇すものである。 Bcは伝導帯幅、Efはフェルミ単位、Byは充満帯 耀である。

次に、第3図に示す従来の2次元電子を利用したFETの動作について説明する。ことでFETは第1の半導体層2がGaAs、電子供給層3がロ型のAlong Gao,7 Asで形成されているものとし、またソースを零単位とし、ドレインには正電圧が印加されているものとする。

ゲート電圧(V<sub>G</sub>)が 0 V の場合、n - Alo, a Gao, T A をは完全に空友化し、第 4 図に示すパンド構造になっているものとするとゲート下の Alo, a Gao, T A を / GaA を 界面(GaA を 例)には n - Alo, a Gao, T A を 中のイオン化したドナーにより 誘起された 2 次元電子ガスが形成されてかり、ソース・ドレイン間には 2 次元電子ガスを通じてドレイン電流(I<sub>D</sub>)が流れる。ここで、ゲート電圧を負に大きくして

厚さを極端に薄くすることはできない。 n - Alo.a Gao.7 As Gao.7 As を薄くするためには、 n - Alo.a Gao.7As の不純物機度を厚さの2 乗に逆比例して増加させる必要がある。この不純物機度の増加はゲート耐圧を低下させゲートリーク電流を増大させるため、正常なトランジスタ動作が行なえないようになる。この系の場合、 n = 5 × 10<sup>18</sup> cm<sup>-3</sup> で厚さ200人程度が限界と考えられ、相互コンダクタンスの最大値としては1 Am 以下のゲート長で単位配当り1000m8程度と予想される。超高速動作デバイスとしては相互コンダクタンスは数千m8 以上が必要であると考えられるため、この程度の値では不充分である。

以上述べたように、従来の2次元電子を利用したFETではMOSPETと同様の動作機構によるため相互コンダクタンスを増大させるのが困難であり、超高速動作デバイスとしては能力不足である。

#### (発明の目的)

本発明の目的は、上記欠点を除去し、パイポー ラトランジスタと同様に非常に大きな相互コンダ

## BEST AVAILABLE COPY

、クタンスを有し超高速動作が可能な半導体装置を 提供することにある。

#### (発明の構成)

本発明によれば、極低不純物設定の第1の半導体を協力の半導体を関する。 を経済を関する。 本発明により電子規和力がいま2の半導体を の半導体層との半導体層とで第1の半導体層とは がより電子規和力がいま2の半導体層との を活まり電子規和力がはなかの第3の半導体層との を活まりますが、では、 を活まるの半導体層と、 を活まるの半導体層と、 をでは、 をでいる。 でいる。 でい。

#### (発明の原理)

本発明の FETの動作原理は、第1の半導体層と

2の半導体層、9は第1の半導体層2より電子親 和力が小さくかつ第2の半導体層8より電子親和 力と禁止帯幅の和が小さくの型不純物を含有する 第3の半導体層、10はp型不純物を高濃度に含 有する第4の半導体層である。ことで、第2の半 導体層 8 の E<sub>v</sub> レペルは第 1 の半導体層 2 の E<sub>v</sub> レ ペルより高くても低くても良い。また第2の半導 体層 8 は n 型不純物を含有しても良いが、ゲート リーク電流を抑える上からは含有しない方が良い。 さらに第2の半導体階8の厚さは、薄い方が良い が正孔が第3の半導体層9から第1の半導体層2 へのトンネル効果によりほとんどぬけてしまりの を防ぐだけの厚さは必要である。この厚さは第2 の半導体層 8 と第 3 の半導体層 9 との E√ の 差の 量により異なるが、一般には数パ~数十パあれば 充分である。第4の半導体層10の材料は第3の 半導体層9へ正孔を注入できるものであれば何で も良いが、注入効率を高める上から第4の半導体 層と接触している面での第3の半導体層9と同一 材料または第3の半導体暦9より電子親和力と祭

第2の半導体層との界面に形成される2次元電子を、第4の半導体層から第2の半導体と第3の半導体との界面に注入する正孔によって制御するものである。注入された正孔は、第1の半導体と第2の半導体層との界面にないて次々に2次元電極へと動いてゆく。誘起された2次元電子はドレイン電界により高速度でドレインに引き込まれドレイン電流となる。注入される正孔の量はゲート電圧の増加で指数関数的に増加する。したがって、本発明のFETにより、高い相互コンダクタンスが容易に実現される。

#### (実施例)

以下、本発明の実施例について図面を用いて説明する。

第1図は本発明の実施例の断面模式図である。 第1図において、第3,4図と同じ番号のものは 第3,4図と同等物で同一機能を果すものである。 8は第1の半導体層2より電子親和力が小さい第

止帯幅との和が大きな材料が望ましい。

本発明の構造を実現できる例としては、第1の 半導体層 2 が高純度 GaAs 、第2の半導体層 8 が 厚さ20 Å程度の A&As 、第3の半導体層 9 が厚 さ500 Å程度で n型不純物濃度が 1 × 10<sup>18 cm-3</sup> 程度の n — A&o.a Gao.7 As、第4の半導体層が厚さ 100 Å程度で p型不純物濃度が 1 × 10<sup>19 cm-3</sup> 以上の p<sup>+</sup>—Gao.a Gao.7 As からなるものがある。

以下、本実施例の動作を、各半導体層に前述の 材料を用い、このパンド構造図である第2図を用いて詳細に説明する。

第2図は第1図に示すFETのゲート電極下のパンド構造を示す図である。第2図において、第1,3,4図と同じ番号のものは第1,3,4図と同等物で同一機能を果すものである。

このパンド図は熱平衡状態を扱わしたものであり、 パンド構造を理解し易くするため 2 次元電子ガス 4 が形成されている状態(ディブレッションモー ド)を示している。超高速動作用の FETでは熱平 衡状態では 2 次元電子ガス 4 が形成されてない状 限(エンハンスメントモード)を用いる方が望ま しい。

ゲート電極に正電圧を印加するとp+ - Alo.s Gao., As 眉10とn-Alo., Gao., As 眉9の接合 は順パイアス状態になる。この時、n-Alo.s Gao.7 As 暦 9 はほぼ完全に空之化しているので、順バイ アスによる n - Alo.s Gao.t As 層 9 から p + -Alo.a Gao.7 As 層 10 への電子の注入はほとんど無 視できる。一方、 p <sup>+</sup> — Alou Gao, As 層 1 0 から n - Alo.a Gao.7 As 層 9への正孔の注入は顕著であ る。注入された正孔は n ー Alas Gan, As 層 9 を 経てn-Alo.a Gao.7 As 層 9 と AlAs 層 8 の界面 に到達するが、ととに正孔に対する障壁があるた めこの界面にたまる。たまった正孔のほとんどは ソース・ゲート間の電界により n - Alo.s Gao.t As 層9を通りソース電極側に移動する。また一部は A&A\*障壁を熱的に越えるかまたはトンネル効果 で抜けて GaAs 層に入り、ソース電極に移動する かまたは電子との再結合により消滅する。n-Alo.s Gao.r As / AlAs 界面に正孔がたまると、

い相互コンダクタンスを共に備えたものである。

本実施例によるトランジスタの作製として、ま ず結晶成長方法としてMBE (Molecular Beam Epitaxy )を用い、半絶縁性 GaAs 基板 1 上に 厚さ1 μm の高純度 GaAs 層 2を成長させ、続い て厚さ20Åの高純度A&As層8、厚さ300Å で1×1018 cm-3のSi不純物を含むn-Alo.4Gao.6 As 層 9、 厚 さ 1 0 0 Å で 3 × 1 0 16 cm - 3 の Be 不 純物を含む p+-Alo.4 Gao.s As 層10を成長させ た。次にAlを蒸磨しパターニングしてゲート電板 5 とし不用な p + - Alo., Gao., As をこれをマスク に除去し、 AuGe / Au のソース およびドレイン電 極を蒸滑およびアロイしてトランジスタを完成さ せた。その結果、ゲート長 0.5 am、ゲート・ソー ス間およびゲート・ドレイン間が 0.5 μm のものに おいて、8m = 5000 mS / m ( 1 m ゲート 幅当り)、 β=200の特性が得られた。

上記の本発明の実施例では半導体材料として GaAs / AlGaAsを示したが、他の半導体材料 (例えば InGaAs / InP / InAlAs )でも良い 以上述べたように本発明によるトランジスタは、 構造的には従来の2次元電子ガスFETと類似であ るが、動作特性の上からはパイポーラトランジス タと類似しており、従来FETの持つ高集積化に適 した構造およびパイポーラトランジスタの持つ高

ことは明らかである。

本発明の第2~第4の半導体層は均一組成、均一ドーピングでなくてもよい。短周期の超格子を用いたり、厚さ方向の組成の変化やドーピングの対したり、厚さ方向の組成の変化を子は2つの材料で第1~第4の半導体層すべてを実現できるる利点である。組成の変化は表面層を用一Alos Gao, AsからnーGaAsに徐々にをせる)。ドーシッグの変化は正孔の注入効率をするとでまる。また、ソクの変化はでなりますが、第4の半導体層と対でなり、第4の半導体層を残したり、第4の半導体層を残したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したり、第4の半導体層を投したりに

#### (発明の効果)

以上詳細に説明したように、本発明によれば、 高楽技化が容易でシステム全体を超高速で動作させることが可能な半導体装置が得られるので、そ の効果は大きい。

#### - 図面の簡単を説明

第1図は本発明の実施例の断面図、第2図は第 1図のゲート電極下のバンド構造図、第3図は従来の2次元電子ガスFETの断面図、第4図は第3 図のゲート電極下のバンド構造図である。

1…基 板

2…第1の半導体層

3 … 電子供給層

4 … 2 次元電子ガス

5 … ゲート 電極

6 …ソース電極

7…ドレイン電極

8 …第2の半導体層

9 …第3の半導体層 10 …第4の半導体層


代單人 炸理士 内 原 晋


# 9 第3の平導体層 8 第2の平導体層 4 2次元電3ガス 2 第1の平導体層

第


1 図

第 2 図





第 4 ②



BEST AVAILABLE COPY